在当前全球半导体产业的竞技场上，2nm以下节点技术的争夺已经白热化。在这一关键的技术竞赛中，每一个细微的进步都可能导致行业的格局发生重大转变。在这样的背景下，台积电董事长魏哲家的密访行动显得尤为引人注目。
High-NA EUV光刻机竞赛提前打响按照半导体行业的摩尔定律，集成电路可容纳的晶体管数目，每隔18个月便会增加一倍，性能相应也增加一倍。台积电董事长刘德音最近在IEEE网站上署名发表文章，把半导体行业过去50年缩小芯片尺寸的努力比作“在隧道中行走”。如今距离摩尔定律的极限越来越近，行业已经走到隧道的尽头，半导体技术将变得更加难以发展，2nm将会是芯片巨头抢滩的关键一战。
相比于激进的英特尔，台积电却依旧“淡定”，公开表示其现拥有的低噪点EUV光刻机阵容可以支持生产到2026年。在前不久台积电举办的2024年北美技术论坛，台积电首次公布了A16制程工艺，并透露A16制程工艺不需要采用下一代High-NA EUV光刻机。
台积电让现有EUV发挥“余热”，通过提高生产效率的多重掩模和先进的基于纳米片的晶体管设计，找到了实现1.6nm的途径。尽管相对工艺步骤多、周期长、成本高，但采用高NA光刻机可能风险更大，台积电应是认为采用原有的EUV更为经济且可行，在成本和技术之间寻求了平衡。
台积电A16工艺将结合GAAFET与背面供电，以提升逻辑密度和能效。与N2P相比，A16工艺芯片预计在相同电压和复杂度下性能提升8%-10%，在相同频率和晶体管数量下功耗降低15%-20%，且密度将提升1.1倍。
在之前的2nm节点，台积电已全面导入GAAFET晶体管技术，因而其1.6nm工艺更突出的特征还在于背面供电。作为继工艺缩进、3D封装后第三个提高芯片晶体管密度和能效的革新之一，背面供电不仅是半导体工艺创新的重要发展方向之一，也成为先进工艺比拼的新“竞技场”。
行业反响与未来展望台积电先前一再表示，ASML的High-NA EUV太过昂贵，2026年前使用没有太大的经济效益，但日前台积电总裁魏哲家密访ASML总部，让外界不禁猜测，台积电是否改变心意。
消息人士指出，魏哲家缺席23日的台积电2024年技术论坛台湾场，于26日造访了ASML荷兰总部，以及工业雷射公司创浦(TRUMPF)的德国总部。
台积电似乎加入了追逐下一世代EUV设备之战。业界推断，魏哲家的到访，显示台积电想买High-NA EUV，此种设备对2纳米以下工艺极为关键。
台积电原本打算2026年下半量产1.6nm后，再导入High-NA EUV。理由是High-NA EUV 设备报价高达3.8亿美元，较EUV高出逾一倍，然而现在竞争对手英特尔和三星电子都已有所行动。
ASML去年底已出货首台High-NA EUV给英特尔，后者也是已知唯一一家已经完全组装High-NA系统的芯片制造商，它正紧随ASML的脚步，在俄勒冈州的D1X工厂投入运营自己的设备。英特尔计划将其EXE:5200 High-NA EUV用于研发目的，然后将其投入生产14A节点。
三星集团会长李在镕则已在4月亲访ASML关键伙伴蔡司的德国总部，拜会ASML CEO与蔡司CEO，以强化三方的半导体联盟。
ASML的这一进展不仅代表了10多年的研发和数十亿欧元投资的成果，也为未来几代工艺节点技术铺平了道路。尽管成本将是关键因素，但ASML显然已经在考虑如何使Hyper-NA定价方程式对其客户更具吸引力。
随着High-NA EUV光刻技术的不断成熟和Hyper-NA设备的研发，ASML在推动半导体行业进步方面发挥着重要作用。这些技术的突破将为芯片制造商提供更高效、成本效益更高的解决方案，进一步推动整个行业向前发展。
免责声明：
1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。
2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。
3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。
