PCI-SIG 本周向其成员发布了 PCI-Express 7.0 规范的 0.5 版，这是该规范的第二版草案，也是 PCI-SIG 成员向该标准提交新功能的最终呼吁。PCI-SIG 使用最新更新来重申新标准的开发仍在正常进行中2025 年最终版本。
PCIe 7.0 是下一代计算机互连技术，旨在将每个引脚的数据传输速度提高至 128 GT/s，是 PCIe 6.0 的 64 GT/s 的两倍，是 PCIe 5.0 的 32 GT/s 的四倍。这将允许 16 通道 (x16) 连接在每个方向同时支持 256 GB/秒的带宽（不包括编码开销）。这样的速度对于未来的数据中心以及需要更快数据传输速率（包括网络数据传输速率）的人工智能和高性能计算应用来说将非常方便。
为了实现令人印象深刻的数据传输速率，与 PCIe 5.0 和 6.0 相比，PCIe 7.0 将物理层的总线频率提高了一倍。除此之外，该标准保留了具有四级信令 (PAM4) 的脉冲幅度调制、1b/1b FLIT 模式编码以及已用于 PCIe 6.0 的前向纠错 (FEC) 技术。除此之外，PCI-SIG 表示 PCIe 7.0 规范还侧重于增强的通道参数和覆盖范围以及提高的功率效率。
总体而言，鉴于 PCIe 7.0 需要将物理层的总线频率加倍，而 PCIe 6.0 通过 PAM4 信令回避了这一重大发展，因此该标准背后的工程师们的工作量很大。在改善数据信号方面，没有什么是免费的，而对于 PCIe 7.0，PCI-SIG 可以说又回到了硬模式开发，因为需要再次改进物理层——这次是为了使其能够在 30GHz 左右运行。不过，有多少繁重的工作将通过智能信号发送（和重定时器）来完成，有多少将通过纯粹的材料改进（例如更厚的印刷电路板（PCB）和低损耗材料）来完成，仍有待观察。
PCIe 7.0的下一个主要步骤是最终确定0.7版规范，该版本被认为是完整草案，其中所有方面都必须得到充分定义，并且电气规范必须通过测试芯片进行验证。本次规范迭代发布后，无法添加新功能。PCIe 6.0 最终经历了 0.3、0.5、0.7 和 0.9 4 个主要草案才最终定稿，因此 PCIe 7.0 很可能走在同一轨道上。
一旦 2025 年最终确定，第一个 PCIe 7.0 硬件应该需要几年时间才能上架。尽管控制器 IP 和初始硬件的开发工作已经在进行中，但该过程远远超出了最终 PCIe 规范的发布范围。
PCI-SIG表示，在此版本中，PCIe 7.0 规范仍有望在 2025 年全面发布。PCIe 7.0 规范包括以下功能目标：
1.通过 x16 配置提供 128 GT/s 原始比特率和高达 512 GB/s 的双向比特率；
2.利用 PAM4（4 级脉冲幅度调制）信令；
3.关注通道参数和覆盖面（channel parameters and reach）；
4.继续实现低延迟和高可靠性目标；
5.提高电源效率；
6.保持与所有前几代 PCIe 技术的向后兼容性；
PCIe 7.0 技术旨在成为数据密集型市场（如 800G 以太网、人工智能/机器学习、超大规模数据中心、HPC、量子计算和云）的可扩展互连解决方案。随着 PCIe 技术不断发展以满足这些应用的高带宽需求，PCIe 7.0 架构将重点关注通道参数和覆盖范围，同时提高能效。
如上所说，在去年6月，PCI-SIG曾经发布了PCIe 7.0的0.3版本。
PCIe 7.0的目标与的0.3版本
PCIe 7.0 的早期工作从2022年开始。在当年的 PCI-SIG 开发者大会上， PCI-SIG 宣布PCI Express (PCIe ) 7.0 的规范。
Insight 64 研究员 Nathan Brookwood 表示：“30 年来，PCI-SIG 的指导原则一直是‘如果我们构建它，他们就会来’。”PCI 技术的早期并行版本可容纳数百兆字节/其次，非常适合 20 世纪 90 年代的图形、存储和网络需求。2003 年，PCI-SIG 发展为支持千兆字节/秒速度的串行设计，以适应更快的固态磁盘和 100MbE 以太网。几乎就像发条一样，PCI-SIG 每三年将 PCIe 规范带宽增加一倍，以满足新兴应用和市场的挑战。PCI-SIG 现在宣布计划将通道速度提高一倍，达到 512 GB/s（双向），这将使其有望在另一个 3 年周期内将 PCIe 规范性能提高一倍。”
PCI-SIG 总裁兼主席 Al Yanes 表示：“随着即将推出的 PCIe 7.0 规范，PCI-SIG 延续了我们 30 年来致力于提供业界领先规范、突破创新界限的承诺。” “随着 PCIe 技术不断发展以满足高带宽需求，我们工作组的重点将放在通道参数和范围以及提高功率效率上。”
PCIe 7.0规范旨在支持800G以太网、AI/ML、云和量子计算等新兴应用；以及超大规模数据中心、高性能计算 (HPC) 和军事/航空航天等数据密集型市场。
到了2023 年会议，PCI-SIG 已完成了规范的第一个草案版本 0.3，并准备好分发给该组织的成员，这标志着该标准开发的下一步。
PCI-SIG 标准的早期草案往往较少关注公共技术细节，PCIe 7.0 v0.3 在这方面也不例外。
尽管如此，规范初稿的完成仍然很重要，因为它表明该小组已成功开发出更快的 PCIe 通信所需的核心技术基础。这并不是一件容易的事情，因为 PCIe 7.0 需要将物理层的总线频率加倍，而 PCIe 6.0 通过 PAM4 信令回避了这一重大发展。即便如此，在改进数据信号方面，没有什么是免费的，但对于 PCIe 7.0，PCI-SIG 可以说又回到了硬模式开发，因为需要再次改进物理层——这次是为了使其能够在大约30GHz。
在电气方面，PCIe 7.0 坚持使用 PAM4 + FLIT 编码，就像其前身一样。因此，下一个标准在物理层开发上的花费将很大程度上节省在逻辑层的开发上。
最终，PCI-SIG 的标准节奏基于三年的开发周期。因此，今年的草案公告对于该集团来说是如期而至，该集团预计还有两年的发展时间。假设剩余的草案工作进展顺利，PCI-SIG 预计将在 2025 年最终确定 PCIe 7.0 规范。
反过来，该规范的合规性计划应在 2027 年启动并运行。合规性计划是硬件可用性的功能晴雨表，因为在使用新规范的任何大型商业硬件可以发货之前，合规性测试和认证实际上是必要的。除极少数例外，这些往往需要 2 到 2.5 年的时间才能完成。所有这些都表明，首批商用 PCIe 7.0 产品预计至少要到 2027 年（即五年后）才会推出，这凸显出在初步草案之后，PCIe 7.0 仍有大量工作要做。
虽然 PCIe 7.0 正在开发中，但 PCIe 6.0 的硬件仍在开发中，甚至 PCIe 5.0 设备也才面世没多久。因此，在开发核心规范的同时，PCI-SIG 还致力于完成规范的一些辅助领域，特别是布线。
虽然我们传统上认为 PCIe 首先是通过印刷电路板布线的总线，但该标准始终允许布线。随着新标准的推出，PCI-SIG 实际上预计服务器和其他高端设备中布线的使用将会增长，因为 PCB 的通道范围有限，而且随着信号频率的提高，情况会变得更糟。因此，随着新技术和新材料正在为更好的电缆创造新的选择，电缆被赋予了新的面貌，作为根据最新标准维持/扩展通道范围的一种选择。
为此，PCI-SIG 正在开发两种布线规范，预计将于今年第四季度发布。该规格将涵盖 PCIe 5.0 和 PCIe 6.0（因为信号频率不变），以及内部和外部电缆的规格。内部布线将设备连接到系统内的其他部件（设备和主板/背板），而外部布线将用于系统到系统的连接。
在信令技术和绝对信令速率方面，PCI Express 比以太网落后一代左右。这意味着高速铜线信号的大部分初始开发已经由以太网工作组解决。因此，虽然仍然需要做一些工作来使这些技术适应 PCIe，但基本技术已经得到验证，这有助于稍微简化 PCIe 标准和布线的开发。
总而言之，与我们在消费领域看到的情况相比，电缆开发显然更多地是该技术的服务器用例。但布线标准仍然是这些用例的重要发展，特别是当公司继续将更强大的系统和集群拼接在一起时。
PCIe的未来，使用光学技术
当今的计算机严重依赖 PCI Express 总线来使一切正常工作，并且它在满足我们所有组件之间对高带宽连接的需求方面做得很好。然而，需求不断增加，制定这些标准的 PCI-SIG 小组始终放眼长远，以保持领先地位。
虽然它目前正在研究PCIe 6.0 和 7.0等技术，但它也在进一步展望未来，有消息称它已经召集了一个工作组来探索向光学互连而不是一直采用的电气互连的彻底转变。
在2023年八月，PCI-SIG 宣布成立一个新的工作组，以通过光连接提供PCI Express (PCIe ) 技术。PCI-SIG 光学工作组旨在与光学技术无关，支持广泛的光学技术，同时有可能开发特定于技术的外形尺寸。
Insight 64 研究员 Nathan Brookwood 表示：“光连接将成为 PCIe 架构的重要进步，因为它们将实现更高的性能、更低的功耗、更远的覆盖范围和更低的延迟。许多数据需求旺盛的市场和应用，例如云和量子计算、超大规模数据中心和高性能计算将受益于利用光连接的 PCIe 架构。”
PCI-SIG 总裁兼主席 Al Yanes 表示：“我们看到业界对通过实现应用之间的光学连接来扩大已建立的多代高能效 PCIe 技术标准的覆盖范围表现出浓厚的兴趣。” “PCI-SIG 欢迎业界提出意见，并邀请所有 PCI-SIG 成员加入光学工作组，分享他们的专业知识并帮助制定具体的工作组目标和要求。”
现有的 PCI-SIG 工作组将继续朝着PCIe 7.0 规范 中的 128GT/s 数据速率迈进，而这个新的光学工作组将致力于使 PCIe 架构更加光学友好。
PCI-Express 于 2000 年首次发布，最初是围绕高密度边缘连接器的使用而开发的，至今仍在使用。PCIe 卡机电规范 (CEM) 定义了过去二十年使用的 PCIe 附加卡外形尺寸，范围从 x1 到 x16 连接。
尽管 PCIe CEM 多年来几乎没有发生任何变化（很大程度上是为了确保向后和向前兼容性），但信号标准本身却经历了多次速度升级。包括最新的 PCIe 6.0 标准在内，单个 PCIe 通道的速度自 2000 年以来已提高了 32 倍，而 PCI-SIG 将在 2025 年通过 PCIe 7.0将这一速度再次提高一倍。由于每个引脚传输的数据量大幅增加，该标准使用的实际频率带宽也增加了类似程度，PCIe 7.0 设置为接近 32GHz 的运行频率。
在开发更新的 PCIe 标准时，PCI-SIG 致力于最大限度地减少这些问题，例如采用不需要更高频率的替代信号发送方式（例如带有 PAM-4 的 PCIe 6），以及使用中途重定时器随着材料的改进，有助于跟上标准所使用的更高频率。但 PCB 内铜走线的频率限制从未完全消除，这就是为什么近年来 PCI-SIG 为基于铜布线的 PCIe 制定了官方标准。
PCIe 5.0/6.0 布线标准仍在今年年底进行工作，提供了使用铜电缆在系统内部（内部）和系统之间（外部）传输 PCIe 的选项。特别是，相对较粗的铜电缆比 PCB 走线具有更少的信号损失，克服了高频通信的直接缺点，即通道覆盖范围短（即信号传播距离短）。虽然布线标准旨在作为 PCIe CEM 连接器的替代品，而不是大规模替代品，但它的存在凸显了铜缆高频信号传输面临的问题，一旦 PCIe 7.0 完成，这个问题只会变得更具挑战性可用的。
这驱使组建了 PCI-SIG 光学工作组。与往往处于高频信号创新最前沿的以太网社区一样，PCI-SIG 也将基于光的光学通信视为 PCIe 未来的一部分。正如我们在光网络技术中所看到的那样，与光频率大大提高相比，光通信具有更长距离和更高数据速率的潜力，并且与日益耗电的铜线传输相比，可以降低功耗。出于这些原因，PCI-SIG 正在组建一个光学工作组，以帮助开发通过光学连接提供 PCIe 所需的标准。
严格来说，通过光学连接驱动 PCIe 并不需要创建新的光学标准。一些供应商已经提供了专有的解决方案，重点是外部连接。但光学标准的创建正是为了实现这一目标——标准化光纤上 PCIe 的工作和行为方式。作为工作组公告的一部分，传统上基于共识的 PCI-SIG 明确表示，他们不会为任何单一光学技术开发标准，而是旨在使其与技术无关，从而使规范能够支持广泛的光学技术。
但 PCI-SIG 相对广泛的公告并不仅仅停留在用光缆替代当前铜缆，该组织还在考虑“潜在开发特定技术的外形尺寸”。虽然经典的 CEM 连接器不太可能很快完全消失（向后和向前兼容性非常重要），但 CEM 连接器是当今提供 PCIe 的最弱/最困难的方式。因此，如果 PCI-SIG 正在考虑新的外形尺寸，那么光学工作组可能至少会考虑某种基于光学的 CEM 后继产品。如果这真的成为现实，这将很容易成为 PCIe 规范 23 年多以来历史上最大的变化。
但可以肯定的是，如果发生任何此类变化，那也需要数年的时间。新的光学工作组尚未组建，更不用说设定目标和要求了。该组织的职责范围广泛，旨在使 PCIe 更加光学友好，因此几年后才能产生任何影响——如果不是对 PCIe 8.0 规范产生更直接的影响，想必不会早于为 PCIe 7.0 制定布线标准。但这表明了 PCI-SIG 领导层对 PCIe 标准未来发展的看法，假设他们能够从成员那里获得共识。而且，虽然 PCI-SIG 的新闻稿中没有明确说明，但以这种方式对光学 PCIe 的任何认真使用似乎都以廉价的光学收发器（即硅光子学）为基础。
无论如何，看看 PCI-SIG 的新光学工作组最终会产生什么结果将会很有趣。随着 PCIe 开始接近铜的实际极限，行业标准外围互连的未来很可能会走向轻质。
https://www.businesswire.com/news/home/20230802715619/en/PCI-SIG%C2%AE-Exploring-an-Optical-Interconnect-to-Enable-Higher-PCIe-Technology-Performance
