芝能智芯出品
在半导体技术日新月异的发展中，系统级芯片（SoC）的设计逐渐向异构集成的方向演进，芯片组件分解和重新组合已成为关键趋势。与传统单一芯片上集成各种功能模块的模式相比，芯片级系统（Chiplet）通过更灵活的互连方式来适应各种应用需求和工作负载。
这一技术的核心在于互连，它在SoC分解的过程中担当着“粘合剂”的角色。本文将深度探讨芯片互连的发展现状、技术挑战，以及它在未来异构集成系统中的巨大潜力。
Part 1
芯片互连的复杂性与分区挑战
随着芯片逐步从单片设计过渡到由多个chiplet组成的异构系统，如何在不同模块间实现高效、低延迟的数据传输成为关键问题。
简单的即插即用模式并不能完全适应复杂的应用场景，芯片的互连设计需要考虑到时间、延迟、成本等多种因素。这种复杂性通常由应用类型、工作负载需求、封装方式以及是否包含人工智能等因素共同决定。
在芯片互连中，片上网络（NoC）和芯片到芯片（Chip-to-Chip）连接（例如UCIe）是最为常见的两种类型。片上网络通过在单个芯片上分配计算资源，适用于同一芯片内的连接需求，而UCIe则用于跨芯片传输数据。
不同的互连类型不仅要与高速接口兼容，还需具备多种边带信号传输能力，这些信号包括电源管理、数据包格式传输等，在SoC中通常是通过点对点的方式处理。
这种多层次的设计使芯片的物理接口比SoC内部的互连复杂得多，芯片互连不仅要考虑电路特性，还需兼顾布局、功耗和信号隔离等多方面因素。
这一设计策略使芯片可以在物理上隔离时序接口，从而提升其实际工程性能并减少调试难度。因此，chiplet设计的最大挑战在于如何有效地实现物理层的互连，同时满足多样化应用需求。
在异构集成的Chiplet系统中，芯片之间的互连不再局限于简单的数据传输，而是需要在速度、功率效率和延迟等关键指标上达到极致。
D2D（芯片到芯片）互连作为一种新兴互连模式，以优化封装系统的总体成本为目标，在面积效率、能源消耗和带宽密度等方面表现出色。通过在相邻芯片间布置高速、窄带宽的互连线，D2D在传输效率和功耗间找到平衡，为未来Chiplet设计提供了坚实的基础。
不同的应用需求对互连方式的选择有不同的偏好。例如，对于需要处理大型数据集的AI推理和训练应用，D2D互连需要支持高带宽、高传输速率的架构，并具备可靠的跨芯片延迟管理。
在AI训练应用中，由于数据量大、模型复杂，GPU核与外部存储之间的传输需求尤为显著。这意味着在设计Chiplet互连系统时，D2D不仅需要考虑物理特性，还需与应用软件兼容，使多个芯片模块在逻辑上无缝融合，形成一个整体。
在实际操作中，D2D互连的实现面临着物理层和协议层的双重挑战。例如，现有的AMBA CHI协议经过包装后，可以适配不同芯片间的物理层连接，从而实现灵活的跨芯片通信。
同时，诸如BoW和UCIe等协议在传输效率和适应性上各具优势，为芯片间通信提供了丰富的选择。通过将这些协议引入到chiplet设计中，可以提升系统的灵活性，使其能够适应更多样化的工作负载。
Part 2
异构系统的集成难题与创新路径
异构集成不仅仅是硬件的挑战，也涉及软件的深度参与。在芯片分区中，推理通常利用较小的数据集做出决策，而大型数据集的AI训练则要求GPU核能够紧密协作并保持高带宽。
随着芯片尺寸缩小和工作负载增加，在芯片内部实现片上互连变得更加复杂。
Eliyan的研究指出，这种芯片间的带宽需求将影响硬件设计的分区选择。在GPU应用中，出于整体性能和资源分配的需求，可能会采取将GPU和内存拆分到不同chiplet的策略，以便在多应用场景下维持较高的处理效率。
在Chiplet互连系统中，能效与带宽的平衡成为了设计中的关键考虑因素。例如，当需要在多个chiplet之间传输数据时，适当的电压调节和平衡电路设计有助于减少功耗。
同时，由于异构系统中的分区会产生跨芯片时钟同步等问题，系统还需对不同芯片之间的通信接口进行高度优化。这包括精密的模拟电路设计和噪声控制，以减少因传输时延而带来的性能损耗。
为了实现芯片互连的有效管理，chiplet系统还必须考虑其未来的可扩展性。跨芯片通信和片内通信间的转换涉及到协议、物理层接口以及电路布局的多层级调控。
正如Giuliano指出的，chiplet设计的自然趋势是将片上的SoC网络迁移到封装层，以降低数据传输的延迟和功耗需求。
通过在封装层加入物理传输层，chiplet互连能够实现更高的带宽和更低的传输成本，为芯片设计的灵活性和可拓展性提供了保障。
小结
芯片级互连和chiplet设计的发展，正在推动半导体领域的技术创新和应用变革。
尽管即插即用的理想仍需克服大量技术挑战，但在D2D互连、协议优化和跨芯片通信等方面的进展，让实现异构集成的系统成为可能。从芯片分解到异构集成，这不仅仅是物理和工程技术的进步，也是对系统设计思想的革新。
