回归正题，今天也没什么大纲，主要还是PCB设计时候的注意事项，逐条罗列，都是些实际设计的细节处理，写到哪儿算哪儿吧。

1. 3W原则。即高速信号PCB设计中要遵循3W原则，也就是单端信号线中心到中心为3倍线宽。

这里有两点说明：

1> 线中心到中心为3W，那么边缘到边缘的距离则需要≥2倍线宽就可以。

2> 高速信号的定义。

高速信号线严谨定义就不说了，只说应用中，常用的几种判定标准，满足其一就可以：

a. 信号频率≥50MHZ

b. 线长≥1/6信号波长

c. 上升沿时间≤50ps

d. 自己拿不准的争议信号

并不是频率高就是高速信号，任何信号通过傅里叶级数展开以后，上升沿越陡，谐波分量包含信息越多，因此高速信号也跟上升沿的时间相关。此外，我们知道一切原则并非非黑即白，不是说2.9W一定有问题，而3.1W一定没问题。因此，对于自己摸不准的信号，尽量当作高速信号来处理。谨慎总没错。

2. 电感、晶体、晶振所在器件面区域内不能有非地网络外的走线和过孔；

光耦、变压器、共模电感、继电器等隔离器件本体投影区所有层禁止布线和铺铜，方需要挖空处理。

3. 整版布线时，布线拐角按45度布线，禁止出现锐角和直角走线，走线到板边的距离≥20Mil，焊盘从中心出线。

4. 一般把差分信号到其他信号的间距规则设置为20mil，对内尽量保持线宽线距不变，以避免阻抗不连续。

5. 针对以太网

1> PHY和MAC芯片之间的并行信号的等长误差控制±100mil。

2> 差分对信号的对内等长误差为10mil，间距20mil，同时做100Ω阻抗控制。

3> 网口变压器的PGND和DGND的隔离应该≥2mm，且中心抽头处需加粗至20mil。

6. 电源层相对地层內缩≥20Mil，优先40Mil 。（或内缩20H，H为电源层与底层间距。）

来源：《硬件女工程师的日常》