7月25日，北极雄芯功能安全产品认证颁证仪式举行。SGS（国际公认的测试、检验与认证机构）汽车服务部南区总监包岩一行为公司自研的Qiming935系列芯片颁发功能安全产品认证证书（ISO 26262:2018 ASIL B）。这是国内首款获得SGS-TUV认证的基于Chiplet的车规级芯片。标志着基于Chiplet异构集成的芯片上车即将成为现实。北极雄芯总经理伍毅夫及相关负责人出席会议。
此前不久，中汽研科技有限公司（简称“中汽研科技”）针对北极雄芯研发的Qiming935系列芯片产品进行审核，审核结果通过了汽车芯片功能安全认证规范，标志着Qiming935系列芯片在功能安全架构设计和应对随机硬件失效带来的潜在安全风险控制方面已建立起符合汽车功能安全标准ISO 26262:2018 ASIL B级别的规范要求。6月27日，Qiming935系列芯片成功获得了由华诚认证颁发的汽车芯片功能安全ASIL B等级的认证证书。目前，北极雄芯基于该系列产品已与多家头部车厂和Tier1达成初步合作。
Chiplet上车势在必行
智能汽车既拥有消费品的属性，又需要远超手机、PC、智能家居等消费电子产品的性能需求，还需同时兼顾功能安全、供应链长周期可控、量产成本可控等各方面的考虑，因此在智能驾驶芯片开发及适配的过程中往往面临开发周期长、开发风险大、研发投入大、迭代速度不匹配、量产规模小、需求差异大等痛点问题。
基于Chiplet架构进行车规级SoC芯片的设计，能够较好的解决以上问题。通过芯片设计阶段不同模块的解耦和分拆，基本上可将不同域的车规级SoC分解为通用Chiplet及功能型Chiplet两个部分，并且支持不同工艺上的互联，支持不同模块根据实际需求采用不同的迭代周期，以生成面向不同场景的芯片搭配组合。
近年来，芯片厂商、传统Tier 1供应商等不同角色均已开始投入资源开展Chiplet领域的相关研发。2023年中，MTK与Nvidia宣布共同投入下一代车规级SoC芯片的研发。2023年11月，瑞萨（Renesas）发布了第五代汽车芯片战略，并且明确表示将会采用Chiplet架构选型，并在2027年提供基于Chiplet架构的SoC、MCU等系列产品。2023年10月10日和11日，汽车生态系统在IMEC（比利时微电子研究中心）召开第二届汽车Chiplet（芯粒）会议，众多代表参会，研讨目前被广泛关注的 “Chiplet挑战 ”议题并提出共同应对的策略。各方形成共识：“无论如何，Chiplet都将成为未来汽车的一部分。”
车规级SoC市场格局
随着智能座舱需求的快速提升（包括屏幕及分辨率需求的快速提升，辅助驾驶等AI功能需求的加入、舱驾融合对硬件提出新的需求等），传统的手机SoC芯片移植往往不再能够满足需求，针对智能座舱演进方向的各类需求进行差异化开发将成为未来主流趋势，厂商将更加注重性能、成本等方面的平衡。
而在自动驾驶芯片方面，由于自动驾驶算法的持续迭代以及硬件配置的提升，进一步提升算力水平并加快硬件迭代速度将成为下一步主流趋势，预计高端自动驾驶芯片将逐步过渡到7nm工艺制程，但在高阶自动驾驶大规模量产之前，7nm及更先进工艺制程芯片依然存在昂贵的前期投入及产量难以平衡的痛点，预计一定时期内大规模量产的L2级别车型依然以更加重视性价比的方案为主。
从长远发展来看，基于Chiplet技术的智能驾驶芯片解决方案为主机厂、Tier1提供了另一种芯片配置思路，可充分兼顾主机厂不同车型的差异化定制需求，支持低成本快速系列化迭代，预计将成为未来主机厂、Tier1、算法提供商等各方在SoC配置上的一个重要选择方向。
北极雄芯基于Chiplet的车规级芯片优势
目前在智能座舱、智能驾驶领域均有海内外不同厂商提供不同档次的SoC产品。北极雄芯推出基于Chiplet架构的Qiming935系列芯片走在市场前列，已经在业内率先完成了样片工艺验证，下一步量产开发风险大幅降低。该系列芯基于国产供应链设计，内含核心IP以及公司自研的PB Link高速芯粒互联接口IP，可提供性能卓越的CPU算力、内存带宽、外部互联带宽以及片间互联带宽资源。可根据下游客户需求灵活选择具体带宽配置，并与外部各类Functional Chiplet进行组合搭配。
现阶段，北极雄芯围绕 Chiplet相关产品涵盖IP级、芯粒级以及板卡级等多个类别。自从成立以来，我们专注于发展完善基于不同工艺节点的互联接口和各类独立 Chiplet，以期能为各场景芯片设计提供 Chiplet 集成开发模式的便利。
Chiplet 架构能提供多种不同工艺节点的芯粒进行互联，任何芯片设计公司均可基于已有的第三方通用型 Chiplet，比如CPU Chiplet、SoC Chiplet、I/O Chiplet等进行拓展开发，快速制造出与自身场景需求强关联的定制化芯片。如此一来，将有助于提升性价比、降低开发风险、提升产品迭代速度，大幅降低高性能计算芯片设计的门槛。
